(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平10-308510

(43)公開日 平成10年(1998)11月17日


(51) Int. Cl. 6	識別記 号	F I
H01L 29/78		H01L 29/78 652 T
21/336		652 J
		652 E
		658 F
		審査請求 未請求 請求項の数18 OL (全17頁)
(21) 出願番号	特願平9-259076	(71)出願人 000004260
		株式会社デンソー
(22) 出願日	平成9年(1997)9月24日	愛知県刈谷市昭和町1丁目1番地
		(72)発明者 ラジェシュ クマール
(31)優先権主張番号	特願平9-50233	愛知県刈谷市昭和町1丁目1番地 株式会
(32)優先日	平 9 (1997) 3 月 5 日	社デンソー内
(33)優先権主張国	日本(JP)	(72)発明者 山本 剛
		愛知県刈谷市昭和町1丁目1番地 株式会
		社デンソー内
		(72)発明者 恩田 正一
		愛知県刈谷市昭和町1丁目1番地 株式会
		社デンソー内
		(74)代理人 弁理士 恩田 博宣
	•	最終頁に続く

(54) 【発明の名称】炭化珪素半導体装置及びその製造方法

(57)【要約】

【課題】チャネル移動度を向上させてオン抵抗を向上することができる炭化珪素半導体装置を提供する。

【解決手段】n 型炭化珪素半導体基板1の主表面上にはn-型炭化珪素エピ層2が形成され、n 型炭化珪素エピ層2の表層部の所定領域において所定深さを有するp型炭化珪素ベース領域3a,3bが形成され、ベース領域3a,3bの表層部の所定領域にn 型ソース領域4a,4bが形成されている。ベース領域4a,4bとn 型炭化珪素エピ層2とを繋ぐように表面チャネルエピ層5が配置されている。表面チャネルエピ層5の表面にはゲート絶縁膜7を介してゲート電極8が形成されている。ベース領域3a,3bおよびソース領域4a,4bに接触するようにソース電極10が、基板1の裏面にドレイン電極11が形成されている。



【特許請求の範囲】

【請求項1】 主表面および主表面の反対面である裏面 を有し、単結晶炭化珪素よりなる第1導電型の半導体基 板上.

1

前記半導体基板の主表面上に形成され、前記半導体基板 よりも低いドーパント濃度を有する第1導電型の炭化珪 素エピタキシャル層と、

前記炭化珪素エピタキシャル層の表層部の所定領域に形 成され、所定深さを有する第2導電型のベース領域と、 前記ベース領域の表層部の所定領域に形成され、該ベー 10 前記表面チャネル層はエピタキシャル成長にて形成され ス領域の深さよりも浅い第1導電型のソース領域と、 前記ベース領域の表面部において前記ソース領域と前記 第1導電型の炭化珪素エピタキシャル層とを繋ぐように 配置され、炭化珪素よりなる第1導電型の表面チャネル

前記表面チャネル層の表面に形成されたゲート絶縁膜 と、

前記ゲート絶縁膜の上に形成されたゲート電極と、

前記ベース領域およびソース領域に接触するように形成 されたソース電極と、前記半導体基板の裏面に形成され 20 導体装置。 たドレイン電極とを備えたことを特徴とする炭化珪素半 導体装置。

【請求項2】 請求項1に記載の炭化珪素半導体装置に おいて、

前記ゲート電極はポリシリコンゲート電極であり、この ポリシリコンゲート電極は前記表面チャネル層と逆導電 型である炭化珪素半導体装置。

【請求項3】 請求項1に記載の炭化珪素半導体装置に おいて、

前記炭化珪素半導体基板は、その主表面が、低い表面状 30 態密度の(0001)Si面、又は、低い表面状態密度 であり、完全にらせん転位の無い結晶である(112バ -0) a 面である炭化珪素半導体装置。

【請求項4】 請求項1に記載の炭化珪素半導体装置に おいて、

前記表面チャネル層のドーパント濃度は、前記炭化珪素 エピタキシャル層及びベース領域のドーパント濃度以下 である炭化珪素半導体装置。

【請求項5】 請求項1に記載の炭化珪素半導体装置に おいて、

前記ゲート電極は第1の仕事関数電位を有し、前記ベー ス領域は第2の仕事関数電位を有し、前記表面チャネル 層は第3の仕事関数電位を有し、この第1、第2及び第 3の仕事関数電位を、前記表面チャネル層に第1導電型 のキャリアを封じ込めるべく設定してなる炭化珪素半導 体装置。

【請求項6】 請求項5に記載の炭化珪素半導体装置に おいて、

前記第1、第2及び第3の仕事関数電位は、前記ゲート 電極がドレイン領域に対してゼロ電位にあるとき、前記 50

表面チャネル層に第1導電型のキャリアを封じ込めるべ く設定されてなる炭化珪素半導体装置。

【請求項7】 請求項1に記載の炭化珪素半導体装置に おいて、

前記表面チャネル層は、エピタキシャル成長またはイオ ン注入にて形成されているものである炭化珪素半導体装

【請求項8】 請求項1に記載の炭化珪素半導体装置に おいて、

ており、前記半導体基板と炭化珪素エピタキシャル層と ベース領域とソース領域を構成する炭化珪素と、前記表 面チャネル層の炭化珪素の結晶系が異なる炭化珪素半導 体装置.

【請求項9】 請求項8に記載の炭化珪素半導体装置に おいて、

前記半導体基板と炭化珪素エピタキシャル層とベース領 域とソース領域を構成する炭化珪素が六方晶であり、前 記表面チャネル層の炭化珪素が立方晶である炭化珪素半

【請求項10】 請求項1に記載の炭化珪素半導体装置 において、

前記表面チャネル層はエピタキシャル成長にて形成され ており、前記半導体基板と炭化珪素エピタキシャル層と ベース領域とソース領域を構成する炭化珪素と、前記表 面チャネル層の炭化珪素の多形が異なる炭化珪素半導体 装置。

請求項1に記載の炭化珪素半導体装置 【請求項11】 において、

前記表面チャネル層はエピタキシャル成長にて形成され ており、前記半導体基板と炭化珪素エピタキシャル層と ベース領域とソース領域を構成する炭化珪素が6Hであ り、前記表面チャネル層の炭化珪素が3Cである炭化珪 素半導体装置。

【請求項12】 請求項1に記載の炭化珪素半導体装置 において、

前記ベース領域の一部の厚さを厚くした炭化珪素半導体 装置。

【請求項13】 請求項12に記載の炭化珪素半導体装 置において、 40

前記ベース領域の厚さを厚くした部分の不純物濃度を、 厚さの薄い部分の不純物濃度よりも高くした炭化珪素半 導体装置。

【請求項14】 請求項12に記載の炭化珪素半導体装 置において、

前記ベース領域の厚さを厚くした部分を前記ソース領域 の下部に形成した炭化珪素半導体装置。

【請求項15】 請求項12に記載の炭化珪素半導体装 置において、

前記ベース領域の厚さを厚くした部分を前記ソース領域

とは重ならない箇所に形成した炭化珪素半導体装置。

【請求項16】 請求項1に記載の炭化珪素半導体装置において、

前記表面チャネル層が前記ソース領域の一部領域上に重 なっている炭化珪素半導体装置。

【請求項17】 単結晶炭化珪素よりなる第1導電型の 半導体基板の主表面上に、半導体基板よりも低いドーパ ント濃度を有する第1導電型の炭化珪素エピタキシャル 層を形成する工程と、

前記炭化珪素エピタキシャル層の表層部の所定領域に、 所定深さを有する第2導電型の第1のベース領域を形成 する工程と、

前記炭化珪素エピタキシャル層の上に、炭化珪素よりなる第1導電型の表面チャネル層を配置する工程と、

前記第1のベース領域内の所定領域に、第1のベース領域よりも深い第2導電型の第2のベース領域を形成する工程と、

前記第2のベース領域形成用マスクを用いて、前記第1 れ、SiO,の界面及びバルク特性は、シリコン上に反のベース領域の表層部の所定領域に、該第1のベース領 長したSiO,のそれに匹敵する(N. Tokura, K. F はの深さよりも浅い第1導電型のソース領域を形成する 20 ara, T. Miyajima, H. Fuma, and K. Hara, Jpn. 工程と、 J. Appl. Phy. 34, 5567(1995)参照)。

前記表面チャネル層の表面にゲート絶縁膜を介してゲート電極を形成するとともに、前記ベース領域およびソース領域に接触するソース電極を形成する工程とを備えたことを特徴とする半導体装置の製造方法。

【請求項18】 単結晶炭化珪素よりなる第1導電型の 半導体基板の主表面上に、半導体基板よりも低いドーパ ント濃度を有する第1導電型の炭化珪素エピタキシャル 層を形成する工程と、

前記炭化珪素エピタキシャル層の表層部の所定領域に、 所定深さを有する第2導電型のベース領域を形成すると ともに、ベース領域の表層部の所定領域に、該ベース領 域の深さよりも浅い第1導電型のソース領域を形成する 工程と、

前記第1導電型の炭化珪素エピタキシャル層の上に、炭 化珪素よりなる第1導電型の表面チャネル層をエピタキ シャル成長する工程と、

前記ソース領域の上の一部に表面チャネル層を残した状態で不要な表面チャネル層を除去する工程と、

前記表面チャネル層の表面にゲート絶縁膜を介してゲー 40 ト電極を形成するとともに、前記ベース領域およびソー ス領域に接触するソース電極を形成する工程とを備えた ことを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、炭化珪素半導体装置、より詳しくは、絶縁ゲート型電界効果トランジスタ、とりわけ大電力用の縦型MOSFETに関するものである。

[0002]

4

【従来の技術】シリコンパワースイッチング素子において、低ブレークダウン化については材料であるシリコンを用いることにより限界に達している。本質的な改善は、炭化珪素(SiC)のようなより高いブレークダウン領域を備えた半導体を使用することよってのみ達成させることができる。炭化珪素の臨界電界は、(所定の耐圧に対する多量のドーピング層及び薄いドリフト領域層を許容する)シリコンのそれよりも1桁高く、その結果、低いオン抵抗となる。換言すれば、炭化珪素素子のダイサイズは、同等のオン抵抗のシリコン素子を用いた場合よりも約1桁以上サイズを小さくできる(M. Bhatnager and B. J. Baliga, IEEE Transactions on Electron Devices 40,645(1993)参照)。

【0003】さらに、炭化珪素の自然酸化物はSiO2であり、化合物半導体では唯一のものである。熱酸化物は、従来の方法により容易に炭化珪素の表面上に形成され、SiO2の界面及びバルク特性は、シリコン上に成長したSiO2のそれに匹敵する(N. Tokura, K. Hara, T. Miyajima, H. Fuma, and K. Hara, Jpn. J. Appl. Phy. 34,5567(1995)参照)。炭化珪素は、電気自動車のための高速/高電圧スイッチング素子、特に、高電力ユニ/バイポーラ素子として用いた際には非常に優れた材料となる(Hingorani and K. E. Stahlkopf, Scientific American 269,78(1993)参照)。従って、MOS構造を有するMOSFET、IGBT、MOS制御サイリスタ又はMOS集積回路のような高性能なパワー素子は、炭化珪素材料を用いて製造される。

30 【OOO4】ただし、新材料システムで期待されるように、そのような素子が実現される前に、いくつか問題が解決されなければならない。一般に、MOS構造を有するパワーFETには、トレンチMOSFETと、トレンチの無いプレーナ型MOSFETの2種類の構造が使用される。シリコン素子において、トレンチMOSFET構造はプレーナ型MOSFET構造よりも優れていることはすでに理論的及び実験的に証明されている(B.

J. Baliga, T. Syau, and P. Venkatraman, I EEE Electoron Device Letter 13, 427 (1992) 参照)。トレンチMOSFET構造は、プレーナ型MOSFETよりも狭い表面積でも低オン抵抗 化でき高いチャネル密度とすることができる。

【0005】図30は、従来の炭化珪素トレンチMOS FETを示す断面図である。図30において、n. 型炭 化珪素半導体基板60の上に、n. 型炭化珪素エピタキ シャル層61とp. 型炭化珪素エピタキシャル層62と が積層され、p. 型炭化珪素エピタキシャル層62の表 層部にはn. 型ソース領域63が形成されている。ま た、p. 型炭化珪素エピタキシャル層62を貫通しn. 50 型炭化珪素エピタキシャル層61に至るトレンチ64が 形成されている。このトレンチ64の内部においてゲート絶縁膜65を介してゲート電極66が配置され、ゲート電極66は絶縁膜67にて覆われている。また、p型炭化珪素エピタキシャル層62およびn、型ソース領域63に接するようにソース電極68が配置されるとともに、n、型炭化珪素半導体基板60の裏面にはドレイン電極69が配置されている。

【0006】この構造の設計の際に、チャネル形成領域 の不純物濃度は、p型ベース領域(p 型炭化珪素エピ タキシャル層 6 2) と共通であるため、エピタキシャル 10 層62にて決定される。パワーMOSFETの設計にお いて、p型ベース領域 (62) の不純物濃度及び厚さ は、耐圧を決定するための主要な設計パラメータである のに対し、チャネル形成領域の不純物濃度は、ゲート閾 値電圧及びチャネル抵抗を決定するための設計パラメー タである。一般的にゲート電極66にはポリシリコンが 用いられ、同ゲート電極66は、ゲート絶縁層65(一 般にSiO。)を介在することによりチャネル領域から 分離されている。ゲート電極66への適切なゲートバイ アスの供給に基づきターンオン及びターンオフ制御が行 20 われる。例えば、正のゲートバイアスの供給に応じて導 電反転層がp型チャネル領域内に形成されたとき、n型 エンハンスメントMOSFETではターンオンが生じ る。この反転層にてn^{*}型ソース領域63とn型ドレイ ン領域(61)とが電気的に接続される。また、垂直な るトレンチ64の側壁に沿って配置されたポリシリコン ゲート電極66の制御下で、電流はソース電極68から ドレイン電極69へと垂直に流れる。従って、チャネル 長は重要な設計パラメータである。なぜなら、チャネル 長はオン抵抗及び相互コンダクタンスに大きな影響を与 30 えるためである。

【0007】6H-SiCの臨界電界は、約2.6MeV/cmという値を有する。しかしながら、この構造におけるトレンチ64の底面においては局所的に高い電界が生じ得る。トレンチ64の底面での酸化物内の電界は、SiCのそれよりも(誘電率の比率で)3倍高く、即ち、7.8MeV/cmである。従って、トレンチ64の底面での酸化物の品質が悪ければ、その電界にてブレークダウンされてしまう。

【0008】図31は、2次元のTMA MEDICIシミュレータを用いて、耐圧を500ボルトとした場合におけるトレンチMOSFETの電界特性を示す。図31において縦軸は基板表面からの距離x(図30参照)である。この図31から、トレンチ64の底面において電界が最大となることが分かる。これにより、トレンチ64の底面における酸化物によりブレークダウンが引き起こされることになる。

【0009】また、信頼性の理由から、その酸化物内の電界は約3.0MeV/cm以下に維持されなければならない。これは、炭化珪素内のピーク電界は、実際の炭 50

化珪素のブレークダウン電界に対し1/2~1/3の約 1MeV/cmに制限されるためである。また、耐圧は ピーク電界の2乗できいてくるため、最大の耐圧は、1 /4~1/9にされる。その影響は、トレンチ64の側 面における電界効果により更に悪化される。さらに、炭 化珪素トレンチ構造を形成するために使用される反応性 イオンエッチング (RIE) によっても高エネルギーイ オンの衝突によりトレンチ表面に結晶欠陥が生じ、この 不規則なトレンチ表面(粗さ)は、電子の表面移動度を 低減する表面拡散を招く。RIEで形成されたトレンチ 側壁における反転層表面の移動度は、滑らかにされた表 面上での移動度に比べ大幅に低下する。また、表面粗さ もゲート電極/SiO,でのブレークダウン電圧を低下 させ、ソース・ドレイン間の漏れ電流を増大させる。従 って、これらの要因により素子特性が大きく低下してし まう。

【0010】これらのことを考慮して別の観点からプレ ーナ型MOSFETを見ると、プレーナ型MOSFET は炭化珪素パワー素子に適した構造と言える。図32 は、従来の炭化珪素プレーナ型MOSFETを示す断面 図である。図32において、n¹型炭化珪素半導体基板 70の上に、n 型炭化珪素エピタキシャル層71が積 層され、n⁻ 型炭化珪素エピタキシャル層71の表層部 には二重拡散によるp 型炭化珪素ベース領域72およ びn¹型ソース領域73が形成されている。また、n¹ 型炭化珪素エピタキシャル層71の上にはゲート絶縁膜 74を介してゲート電極75が配置され、ゲート電極7 5は絶縁膜76にて覆われている。p 型炭化珪素ベー ス領域72およびn、型ソース領域73に接するように ソース電極77が配置されるとともに、n. 型炭化珪素 半導体基板70の裏面にはドレイン電極78が配置され ている。

【0011】炭化珪素は材料の拡散係数が非常に低いこ とから、炭化珪素において拡散法は実用的ではなく、p 型炭化珪素ベース領域72及びn 型ソース領域73 はイオン注入法により形成される。そして、一旦、その 炭化珪素の結晶中に注入されたら、ドーパント原子は格 子の隙間を占め、電子的に活性化するために代わりの場 所へ移動されなければならない。この活性化は、不活性 40 雰囲気中において高温のアニールにより行われる。動作 としては、ポリシリコンゲート電極75に対し正のバイ アスを印加すると、絶縁膜(SiO:)74とp.型炭 化珪素ベース領域72との界面におけるベース領域72 の表面において、表面反転層が形成され、電子は、n' 型ソース領域73からその反転層に沿ってn²型ドリフ ト領域 (71) へ流れる。ドリフト領域 (71) に達す ると、電子は底部のn'ドレイン領域(70) へ垂直に 流れる。

【0012】しかしながら、高い酸化物電荷及び界面の 状態からのクーロン散乱に起因する、SiC材料中の電

子の不十分な表面反転層の移動度は、チャネル移動度を制限し、結果的にプレーナ型MOSFETのオン抵抗が高くなることが実験的に分かった。さらに、アルミニウム等の不純物がドープされたp⁻型炭化珪素ベース領域72上で成長した不十分な熱酸化物は、許容できないフラットバンドシフト又は高い表面状態密度をもたらす高密度の正電荷を含む(B. J. Baliga, Microelectronic Engineering 28, 177 (1995)参照)。

[0013]

【発明が解決しようとする課題】この発明はこのような 事情に鑑みなされたもので、その目的は、チャネル移動 度を向上させてオン抵抗を向上することができる炭化珪 素半導体装置を提供することにある。

[0014]

【課題を解決するための手段】請求項1に記載の発明によれば、ゲート電極に電圧を印加してゲート絶縁膜に電界を与えることにより、表面チャネル層に蓄積型チャネルを誘起させて、ゲート電極とドレイン電極との間にキャリアが流れる。

【0015】このように、MOSFET動作モードを、チャネル形成層の導電型を反転させることなくチャネルを誘起する蓄積モードとすることで、導電型を反転させてチャネルを誘起する反転モードのMOSFETに比べ、チャネル移動度を大きくしてオン抵抗を向上するとともに、低いゲート電圧でMOSFETを動作させることができる。

【 O O 1 6 】又、ベース領域の不純物濃度と表面チャネル層の不純物濃度とを独立に制御でき、表面チャネル層の不純物濃度を低くすることでキャリアが流れる時の不 30 純物散乱の影響を小さくすることができる。そのため、チャネル移動度を大きくすることができる。

【0017】ここで、請求項8に記載のように、請求項1に記載の炭化珪素半導体装置において、前記表面チャネル層はエピタキシャル成長にて形成され、前記半導体基板と炭化珪素エピタキシャル層とベース領域とソース領域を構成する炭化珪素と、前記表面チャネル層の炭化珪素の結晶系が異なるものとするとよい。例えば、請求項9に記載のように、半導体基板と炭化珪素エピタキシャル層とベース領域とソース領域を構成する炭化珪素を40六方晶とし、表面チャネル層の炭化珪素を立方晶とする

【0018】又、請求項10に記載のように、請求項1に記載の炭化珪素半導体装置において、前記表面チャネル層はエピタキシャル成長にて形成され、前記半導体基板と炭化珪素エピタキシャル層とベース領域とソース領域を構成する炭化珪素と、前記表面チャネル層の炭化珪素の多形が異なるものとするとよい。

【0019】又、請求項11に記載のように、請求項1 ものとするとよい。このようにすると、ソース領域からに記載の炭化珪素半導体装置において、前記表面チャネ 50 表面チャネル層へのコンタクト面積を広くすることがで

ル層はエピタキシャル成長にて形成され、前記半導体基板と炭化珪素エピタキシャル層とベース領域とソース領域を構成する炭化珪素を6Hとし、前記表面チャネル層の炭化珪素を3Cとするとよい。

【0020】この請求項8~11のようにエピタキシャル成長にて形成される表面チャネル層の炭化珪素の多形等を基板側とは異なるものを用いると、高特性、高信頼性のある装置を実現することが可能となる。

【0021】又、請求項12に記載のように、前記べー ス領域の一部の厚さを厚くするとよい。このようにすると、ブレークダウンしやすくなる。さらに、請求項13に記載のように、請求項12に記載の炭化珪素半導体装置において、前記ベース領域の厚さを厚くした部分の不純物濃度を、厚さの薄い部分の不純物濃度よりも高くするとよい。このようにすると、更にブレークダウンしやすくなる。

【0022】又、請求項14に記載のように、請求項12に記載の炭化珪素半導体装置において、前記ベース領域の厚さを厚くした部分を前記ソース領域の下部に形成20するとよい。このようにすると、製造の際において深いベース領域形成用マスクとソース領域形成用マスクの共通化を図ることができる。

【0023】つまり、請求項17に記載のように、単結 晶炭化珪素よりなる第1導電型の半導体基板の主表面上 に、半導体基板よりも低いドーパント濃度を有する第1 導電型の炭化珪素エピタキシャル層を形成し、炭化珪素 エピタキシャル層の表層部の所定領域に、所定深さを有 する第2導電型の第1のベース領域を形成する。そし て、炭化珪素エピタキシャル層の上に、炭化珪素よりな る第1導電型の表面チャネル層を配置し、第1のベース 領域内の所定領域に、第1のベース領域よりも深い第2 導電型の第2のベース領域を形成し、さらに、第2のベ ース領域形成用マスクを用いて、第1のベース領域の表 層部の所定領域に、該第1のベース領域の深さよりも浅 い第1導電型のソース領域を形成する。その後、表面チ ャネル層の表面にゲート絶縁膜を介してゲート電極を形 成するとともに、ベース領域およびソース領域に接触す るソース電極を形成する。

【0024】このようにして、第2のベース領域形成用マスクを用いてソース領域が形成され、マスクの共通化を図ることができる。又、請求項15に記載のように、請求項12に記載の炭化珪素半導体装置において、前記ベース領域の厚さを厚くした部分を前記ソース領域とは重ならない箇所に形成するとよい。このようにすると、破壊しにくくなる。

【0025】さらに、請求項16に記載のように、請求項1に記載の炭化珪素半導体装置において、前記表面チャネル層が前記ソース領域の一部領域上に重なっているものとするとよい。このようにすると、ソース領域から表面チャネル層へのコンタクト面積を広くすることがで

きる。

【0026】この場合の製造方法として、請求項18に 記載のように、単結晶炭化珪素よりなる第1導電型の半 導体基板の主表面上に、半導体基板よりも低いドーパン ト濃度を有する第1導電型の炭化珪素エピタキシャル層 を形成し、炭化珪素エピタキシャル層の表層部の所定領 域に、所定深さを有する第2導電型のベース領域を形成 するとともに、ベース領域の表層部の所定領域に、該べ ース領域の深さよりも浅い第1導電型のソース領域を形 成する。そして、第1導電型の炭化珪素エピタキシャル 10 層の上に、炭化珪素よりなる第1導電型の表面チャネル 層をエピタキシャル成長し、ソース領域の上の一部に表 面チャネル層を残した状態で不要な表面チャネル層を除 去する。さらに、表面チャネル層の表面にゲート絶縁膜 を介してゲート電極を形成するとともに、前記ベース領 域およびソース領域に接触するソース電極を形成する。

【0027】このようにすると、請求項16の半導体装 置が製造される。

[0028]

【発明の実施の形態】

(第1の実施の形態) 以下、この発明の実施の形態を図 面に従って説明する。

【0029】図1に、本実施の形態におけるnチャネル タイプのプレーナ型MOSFET(縦型パワーMOSF ET) の断面図を示す。本デバイスは、インバータや車 両用オルタネータのレクチファイヤに適用すると好適な ものである。

【0030】n 型炭化珪素半導体基板1は、六方晶系 . 炭化珪素が用いられている。尚、n^{*} 型炭化珪素半導体 基板1は、立方晶でもよい。また、n・型炭化珪素半導 体基板1は上面を主表面1aとし、主表面の反対面であ る下面を裏面1bとしている。このn[・]型炭化珪素半導 体基板1の主表面1a上に、基板1よりも低いドーパン ト濃度を有するn、型炭化珪素エピタキシャル層(以 下、n 型炭化珪素エピ層という) 2が積層されてい る。

【0031】ここで、n、型炭化珪素半導体基板1およ びn.型炭化珪素エピ層2の上面を(0001)Si面 としている。あるいは、n^{*}型炭化珪素半導体基板1お よびn 型炭化珪素エピ層2の上面を(112バー0) a面としてもよい。つまり、(0001) Si面を用い ると低い表面状態密度が得られ、(1120)a面を用 いると、低い表面状態密度で、かつ、完全にらせん転位 の無い結晶が得られる。

【0032】n 型炭化珪素エピ層2の表層部における 所定領域には、所定深さを有するp 型炭化珪素ベース 領域3aおよびp.型炭化珪素ベース領域3bが離間し て形成されている。また、p'型炭化珪素ベース領域3 a の表層部における所定領域には、ベース領域 3 a より も浅いn′型ソース領域4aが、また、p′型炭化珪素 50 このときのイオン注入条件は、温度が700℃で、ドー

10

ベース領域3bの表層部における所定領域には、ベース 領域3bよりも浅いn、型ソース領域4bが形成されて いる。さらに、n′型ソース領域4aとn′型ソース領 域4bとの間におけるn 型炭化珪素エピ層2およびp 「型炭化珪素ベース領域3a,3bの表面部にはn´型 SiC層5が延設されている。つまり、ベース領域3 a, 3 b の表面部においてソース領域 4 a, 4 b と n² 型炭化珪素エピ層2とを繋ぐようにn゚型SiC層5が 配置されている。このn`型SiC層5は、エピタキシ ャル成長にて形成されたものであり、エピタキシャル膜 の結晶が4H、6H、3Cのものを用いる。尚、エピタ キシャル層は下地の基板に関係なく各種の結晶を形成で きるものである。デバイスの動作時にデバイス表面にお いてチャネル形成層として機能する。以下、n 型Si C層5を表面チャネルエピ層という。

【0033】ここで、表面チャネルエピ層5のドーパン ト濃度は、1×10¹⁵ c m⁻³~1×10¹⁷ c m⁻³程度の 低濃度であり、かつ、n 型炭化珪素エピ層2及びp 型炭化珪素ベース領域3a,3bのドーパント濃度以下 20 である。これにより、低オン抵抗化が図られている。

【0034】また、p 型炭化珪素ベース領域3a, 3 b、n 型ソース領域 4 a, 4 b のの表面部には凹部 6 a, 6 b が形成されている。表面チャネルエピ層5の上 面およびn、型ソース領域4a,4bの上面にはゲート 絶縁膜 (シリコン酸化膜) 7が形成されている。さら に、ゲート絶縁膜7の上にはポリシリコンゲート電極8 が形成されている。ポリシリコンゲート電極8は絶縁膜 9にて覆われている。絶縁膜9としてLTO(Low T emperature Oxide) 膜が用いられている。その上には 30 ソース電極10が形成され、ソース電極10はn・型ソ ース領域4a, 4bおよびp 型炭化珪素ベース領域3 a, 3 b と接している。また、n 型炭化珪素半導体基 板1の裏面1 bには、ドレイン電極層11が形成されて

【0035】次に、パワープレーナ型MOSFETの製 造工程を、図2~図9を用いて説明する。まず、図2に 示すように、n型4Hまたは6Hまたは3C-SiC基 板、即ち、n 型炭化珪素半導体基板1を用意する。こ こで、n 型炭化珪素半導体基板1はその厚さが400 40 μmであり、主表面 1 a が (0001) S i 面、又は、 (1120) a面である。この基板1の主表面1aに厚 さ5μmのn 型炭化珪素エピ層2をエピタキシャル成 長する。本例では、n 型炭化珪素エピ層2は下地の基 板(1)と同様の結晶が得られ、n型4Hまたは6Hま たは3C-SiC層となる。

【0036】そして、図3に示すように、n 型炭化珪 素エピ層2の上の所定領域にLTO膜20を配置し、こ れをマスクとしてA1(アルミニウム)をイオン注入し て、p型炭化珪素ベース領域3a,3bを形成する。

ズ量が1×10¹⁶ c m⁻²である。

【0037】さらに、LTO膜20を除去した後、図4 に示すように、n~型炭化珪素エピ層2の上にn~型の 表面チャネルエピ層5をエピタキシャル成長する。この ときの成長条件は、ソースガスとしてSiHi, C。H 。. H。を用い、成長温度を1600℃とする。

【0038】引き続き、図5に示すように、表面チャネ ルエピ層5の上の所定領域にLTO膜21を配置し、こ れをマスクとしてN:をイオン注入して、n'型ソース 領域4a,4bを形成する。このときのイオン注入条件 10 は、700℃、ドーズ量は1×10¹⁶ c m⁻¹である。

【0039】そして、LTO膜21を除去した後、図6 に示すように、フォトレジスト法を用いて表面チャネル エピ層5の上の所定領域にLTO膜22を配置し、これ をマスクとしてRIEによりn'型ソース領域4a,4 bの一部およびp 型炭化珪素ベース領域3a,3bを エッチングして凹部6a,6bを形成する。このとき、 RIEガスとしてCF、+O, を用いる。

【0040】さらに、LTO膜22を除去した後、図7 に示すように、基板の上にウェット酸化によりゲート絶 20 縁膜 (ゲート酸化膜) 7を形成する。このとき、雰囲気 温度は1080℃とする。

【0041】その後、図8に示すように、ゲート絶縁膜 7の上にポリシリコンゲート電極8をLPCVDにより 堆積する。このときの成膜温度は600℃とする。引き 続き、図9に示すように、ゲート絶縁膜7の不要部分を 除去した後、LTOよりなる絶縁膜9を形成しゲート絶 縁膜7を覆う。より詳しくは、成膜温度は425℃であ り、成膜後に1000℃のアニールを行う。

【0042】そして、図1に示すように、室温での金属 30 スパッタリングによりソース電極10及びドレイン電極 11を配置する。また、成膜後に1000℃のアニール を行う。

【0043】このようにして、パワープレーナ型MOS FETが完成する。次に、このパワープレーナ型MOS FETの作用(動作)を説明する。本MOSFETは蓄 積モードで動作するものであって、表面チャネルエピ層 5においてキャリアは、p 型炭化珪素ベース領域3 a、3bと表面チャネルエピ層5との間の静電ポテンシ ャルの差、及び表面チャネルエピ層 5 とポリシリコンゲ 40 ート電極8との間の仕事関数の差により生じた電位によ って空乏化される。ポリシリコンゲート電極8に電圧を 印加することにより、表面チャネルエピ層5とポリシリ コンゲート電極8との間の仕事関数の差により生じる電 位を変化させる。このことにより、チャネルの状態を制 御することができる。

【0044】つまり、ポリシリコンゲート電極8の仕事 関数電位を第1の仕事関数電位とし、p 型炭化珪素べ ース領域3a,3bの仕事関数電位を第2の仕事関数電 位とし、表面チャネルエピ層5の仕事関数電位を第3の 50 ピ層5の厚みと、その不純物濃度との相関を示す。図1

仕事関数電位としたとき、第1~第3の仕事関数電位を 調整して、表面チャネルエピ層5にn型のキャリアを封 じ込めるように設定することができる。即ち、第1~第 3の仕事関数電位を、ポリシリコンゲート電極8がドレ イン領域に対してゼロ電位にあるとき、表面チャネルエ ピ層5にn型のキャリア(電子)を封じ込めるべく設定 する。つまり、表面チャネルエピ層5を空乏化する。

【0045】動作説明に戻り、オフ状態において、空乏 領域は、p 型炭化珪素ベース領域3a,3b及びポリ シリコンゲート電極8により作られた電界によって、表 面チャネルエピ層5内に形成される。この状態からポリ シリコンゲート電極8に対して正のバイアスを供給する と、ゲート絶縁膜(SiOz)7と表面チャネルエピ層 5との間の界面においてn'型ソース領域4a,4bか らn²型ドリフト領域2方向へ延びるチャネル領域が形 成され、オン状態にスイッチングされる。このとき、電 子は、n゚型ソース領域4a,4bから表面チャネルエ ピ層 5 を経由し表面チャネルエピ層 5 から n 型炭化珪 素エピ層 2 に流れる。そして、 n 型炭化珪素エピ層 2 (ドリフト領域)に達すると、電子は、n'型炭化珪素 半導体基板1(n'ドレイン)へ垂直に流れる。

【0046】このようにゲート電極8に正の電圧を印加 することにより、表面チャネルエピ層5に蓄積型チャネ ルを誘起させ、ソース電極10とドレイン電極11との 間にキャリアが流れる。

【0047】なお、本デバイスの動作原理は、垂直チャ ネルJFETのそれと似ている(B. J. Baliga, "M odem Power Devices", Kreiger Press, Malaba r, Florida, 1992参照)。

【0048】このノーマリオフ蓄積モードのデバイス は、アバランシェブレークダウン状態まで耐えられる。 この構造において、ソース・ドレイン間の伝導を妨げる ための充分な障壁高さを得るために、チャネルを形成す るエピタキシャル層5は、厚さを薄くなければならない (サブミクロンオーダー)、または、濃度が低くなけれ ばならない。つまり、作り易さから考えると厚さは均一 性の点から厚い方が望ましく、濃度は装置の不純物混入 が避けられないため高い方が望ましい。ノーマリオフプ レーナ型MOSFET設計において使用されるエピタキ シャル成長層5の最大の厚さは、その不純物濃度、Si O。膜厚、及びゲート電極として使用されるポリシリコ ンの導電型に依存する。

【0049】1000ボルトの耐圧下でオン抵抗を最小 とするために、素子構造パラメータ、即ち、n型表面チ ャネルエピ層5の厚み及び不純物濃度、p 型炭化珪素 ベース領域3a,3b及びn 型炭化珪素エピ層2の不 純物濃度を最適化すべく、2次元素子シミュレーション を行ったので、以下説明する。

【0050】図10には、耐圧と、n型表面チャネルエ

0において、ポリシリコンゲート電極8としてp型不純物をドープした場合とn型不純物をドープした場合の2通りを示し、ポリシリコンゲート電極8としてp型不純物をドープした場合においては、表面チャネルエピ層5の不純物の濃度として 1×10^{17} c m^{-3} 、 1×10^{16} c m^{-3} 、 1×10^{16} c m^{-3} としてn型不純物をドープした場合においては、表面チャネルエピ層5の不純物の濃度として 1×10^{16} c m^{-3} としてn0 を m0 としてm0 を m0 次 としてm0 としてm0 を m0 次 の m0 次 の m0 次 の m0 次 の m0 か m0 次 m0 か m0 m0 か m0 m0 か m0

【0051】図10から、耐圧は、表面チャネルエピ層5の厚みに依存することが分かる。また、その電圧は、ゲート電極8に使用されるポリシリコンの導電型に依存し、表面チャネルエピ層5が同じ不純物濃度であるならば、p型ポリシリコンゲート電極8の方がn型ポリシリコンゲート電極8よりも優れていることが分かる(同じ耐圧で同じ不純物濃度ならば表面チャネルエピ層5をより厚くできる)。つまり、表面チャネルエピ層5と逆の導電型にした方が耐圧が優れている。これは、空乏層の拡がりを促進できるためである。

【0052】このように本実施の形態では、MOS界面 20 に関する未解決の殆どの問題、即ちトレンチMOSFE Tにおける高い表面状態密度、低いチャネル移動度及び高い電界について対応できる。また、蓄積モードにて動作するデバイスの電子移動度は、反転層モードのデバイスよりもずっと高いため、オン抵抗を大幅に低減できる(S. C. Sun and J. D. Plummer, IEEE. Trans. Electron Device DE-27, 1497(1980)参照)。

【0053】また、n型表面チャネルエピ層5を用いたことにより、チャネル領域の不純物濃度とp⁻型炭化珪 30 素ベース領域3a,3bの不純物濃度とを個別に制御することができる。従って、異なる領域の不純物濃度を個別に制御して、高い耐圧、低いオン抵抗、及び低い閾値電圧を備えたパワーMOSFETを得られる。つまり、図30,32に示す従来のSiC MOSFETの設計では、高い耐圧、低いオン抵抗、及び低い閾値電圧を備えたパワーMOSFETを得るべく、チャネル及びpベース領域の不純物濃度を個別に制御することはできないが、本実施形態のデバイスにおいてはそれが可能となる。 40

【0054】この点について更に言及すると、図32に示すSiC材料を用いたプレーナ型MOSFETは拡散工程が適用できないためにイオン注入によってベース領域72とソース領域73を形成しているので、イオン注入されたSiCを酸化して形成されたSiC/SiO。界面はイオン注入時のダメージが残り界面準位密度が高くチャネル移動度は低い。また、反転層となるp.型ベース領域72もアルミをイオン注入するため品位は低く移動度の向上は望めない。これに対し図1に示す本実施の形態においてはチャネル層を高品位なエピタキシャル 50

層 5 で形成することにより清浄な界面を得ることができる。

【0055】これまで述べた本実施の形態での構成の他にも、上述した例では、n チャネル縦型MOSFETに適用した場合について説明したが、図1においてp型とn型を入れ替えた、p チャネル縦型MOSFETにおいても、同じ効果が得られる。

> (第2の実施の形態)次に、第2の実施の形態を、第1 の実施の形態との相違点を中心に説明する。

【0057】図12には、本実施形態におけるnチャネ ルタイプのプレーナ型MOSFET(縦型パワーMOS FET)の断面図を示す。図12において、n'型炭化 珪素半導体基板1の主表面1a上に、基板1よりも低い ドーパント濃度を有するn 型炭化珪素エピ層2が積層 されている。このn型炭化珪素エピ層2の表層部にお ける所定領域には、所定深さを有するp 型炭化珪素べ ース領域3aおよびp 型炭化珪素ベース領域3bが離 間して形成されている。また、p⁻型炭化珪素ベース領 域3aの表層部における所定領域には、ベース領域3a よりも浅いn^{*}型ソース領域4aが、また、p^{*}型炭化 珪素ベース領域3bの表層部における所定領域には、ベ ース領域3bよりも浅いn^{*}型ソース領域4bが形成さ れている。ここで、ベース領域3a,3bにおいて一部 の厚さが厚くなっている。つまり、ディープベース領域 30a、30bが形成されている。このベース領域3 a、3bの厚さを厚くした部分(ディープベース領域3 Oa, 30b) の不純物濃度は、厚さの薄い部分の不純 物濃度よりも高くなっている。また、ディープベース領 域30a, 30bはソース領域4a, 4bの下部に形成 されている。

【0058】さらに、n'型ソース領域4aとn'型ソース領域4bとの間におけるn型炭化珪素エピ層2の表面部およびp型炭化珪素ベース領域3a,3bの表 10 面部にはn型SiC層(表面チャネルエピ層)5が延設されている。n型SiC層(表面チャネルエピ層)5は、エピタキシャル成長にて形成されたものであり、デバイスの動作時にデバイス表面においてチャネル形成層として機能する。

【0059】ここで、半導体基板1とn²型炭化珪素エピ層2とベース領域3a,3bとソース領域4a,4bを構成する炭化珪素は、6H-SiCが用いられ、表面チャネルエピ層5は3C-SiCが用いられている。

【0060】また、p²型炭化珪素ベース領域3a,3 b、n²型ソース領域4a,4bのの表面部には凹部6

a, 6 b が形成されている。表面チャネルエピ層5の上 面およびn'型ソース領域4a,4bの上面にはゲート 絶縁膜(シリコン酸化膜)7が形成されている。さら に、ゲート絶縁膜7の上にはポリシリコンゲート電極8 が形成され、ポリシリコンゲート電極8は絶縁膜9にて 覆われている。その上にはソース電極10が形成され、 ソース電極10はn[・]型ソース領域4a, 4bおよびp ⁻ 型炭化珪素ベース領域3a, 3bと接している。ま た、n、型炭化珪素半導体基板1の裏面1bには、ドレ イン電極層11が形成されている。

【0061】次に、このパワープレーナ型MOSFET の製造工程を、図13~図20を用いて説明する。ま ず、図13に示すように、n型6H-SiC基板、即 ち、n 型炭化珪素半導体基板1を用意し、この基板1 の主表面1aに厚さ5μmのn 型炭化珪素エピ層2を エピタキシャル成長する。本例では、n´型炭化珪素エ ピ層2は下地の基板 (1) と同様の結晶が得られ、n型 6H-SiC層となる。

【0062】そして、図14に示すように、n 型炭化 珪素エピ層2の上の所定領域にLTO膜20を配置し、 これをマスクとしてAl(アルミニウム)をイオン注入 して、p 型炭化珪素ベース領域3a,3bを形成す る。

【0063】さらに、LTO膜20を除去した後、図1 5に示すように、 n^{-} 型炭化珪素エピ層2の上に n^{-} 型 の表面チャネルエピ層 5 を、CVD装置を用いてエピタ キシャル成長する。このときの成長条件は、ソースガス としてSiH., C。H。, H。を用い、かつ、SiH /C。H。流量比を「O.5」とする。また、成長温 度を1300℃とする。これにより、3C-SiC表面 30 場合の損失を大幅に低減することができる。 チャネルエピ層5を得る。つまり、通常1500℃に対 して1300℃と温度を下げるとともに、SiH./C 。H。流量比を通常「1」であるのに対し「0.5」と 低くして成膜することにより3C-SiC表面チャネル エピ層 5 を得る。即ち、6 H-SiCの {0001} 面 の上に3C-SiC {111} 面を形成する。

【0064】引き続き、図16に示すように、表面チャ ネルエピ層5の上にマスク(LTO膜等)31を配置し た状態でアルミをイオン注入してディープベース領域3 Oa, 30bを形成する。

【0065】さらに、図17に示すように、前述のマス ク31を用いて、N。をイオン注入して、 n.型ソース 領域4a、4bを形成する。そして、マスク31を除去 した後、図18に示すように、フォトレジスト法を用い て表面チャネルエピ層5の上の所定領域にLTO膜22 を配置し、これをマスクとしてRIEにより n'型ソー ス領域 4 a , 4 b の一部および p 型炭化珪素ベース領 域3a,3bをエッチングして凹部6a,6bを形成す る。

9に示すように、基板の上にウェット酸化によりゲート 絶縁膜(ゲート酸化膜)7を形成する。その後、ゲート 絶縁膜7の上にポリシリコンゲート電極8をLPCVD により堆積する。

【0067】引き続き、図20に示すように、ゲート絶 縁膜7の不要部分を除去した後、LTOよりなる絶縁膜 9を形成しポリシリコンゲート電極8を覆う。そして、 図12に示すように、室温での金属スパッタリングによ りソース電極10及びドレイン電極11を配置する。ま 10 た、成膜後に1000℃のアニールを行う。

【0068】このようにして、パワープレーナ型MOS FETが完成する。このパワープレーナ型MOSFET のオフ時には、ポリシリコンゲート電極8と表面チャネ ルエピ層5の仕事関数差およびp 型炭化珪素ベース領 域3a、3bと表面チャネルエピ層5のpn接合による 空乏化によりピンチオフする。

【0069】一方、ポリシリコンゲート電極8に電圧を 印加することで表面チャネルエピ層5にキャリアが蓄積 する蓄積モードでオンする。オン状態においては、電子 20 は、n 型ソース領域 4 a, 4 b から表面チャネルエピ 層5を経由し表面チャネルエピ層5からn 型炭化珪素 エピ層 2 に流れ、n 型炭化珪素エピ層 2 (ドリフト領 域)に達すると、電子は、n 型炭化珪素半導体基板1 (n' ドレイン) へ垂直に流れる。

【OO70】この際、本実施形態においては基板側Si Cとは別に表面チャネルエピ層5として高い移動度を持 つ3C-SiCを用いているのでFETのトランジスタ 特性(オン抵抗)を著しく向上することができ、特にオ ン抵抗を低減させることによりモジュールとして用いた

【0071】つまり、基板側SiCの上に同じ多形・結 晶系の表面チャネルエピ層5を成長させる場合 (例え ば、6H-SiC基板の上に6H-SiCエピタキシャ ル層を形成したり、4H-SiC基板の上に4H-Si Cエピタキシャル層を形成する場合)、一般的には特性 のよい4H-SiCが用いられるが、その4H-SiC 基板は品質が悪くエピタキシャル層までも品位が落ちて しまう。これに対し、表面チャネルエピ層5の多形・結 晶系を基板側とは異なるものを用いることにより高特 40 性、高信頼性のあるSiC半導体装置を得ることができ る。

【0072】尚、基板側SiC(1, 2, 3a, 3b, 4 a , 4 b) と表面チャネルエピ層 5 の多形・結晶系の 組み合わせとしては、6H-SiC基板と3C-SiC エピタキシャル層5の組み合わせの他にも、例えば、6 H-SiC基板と4H-SiCエピタキシャル層5、4 H-SiC基板と3C-SiCエピタキシャル層5、な ど各種の組み合わせが可能である。

【0073】又、ベース領域3a,3bにおいてディー 【0066】さらに、LTO膜22を除去した後、図1 50 プベース領域30a, 30bが形成されベース領域3

a, 3 bの一部の厚さが厚くなっているので、ディープベース領域30a, 30 bの下のn 型炭化珪素エピ層2における厚さが薄くなり(n 型炭化珪素半導体基板1とディープベース領域30a, 30 bとの距離が短くなり)ブレークダウンしやすくなる。また、ディープベース領域30a, 30 bの不純物濃度は厚さの薄い部分の不純物濃度よりも高くなっているので、更にブレークダウンしやすくなる。さらに、ディープベース領域30a, 30 bはソース領域4a, 4 bの下部に形成されているので、図16, 17に示すようにマスク31の共通10化を図ることができる。

【0074】このように本実施形態は、下記の特徴を有する。

(イ) 半導体基板1とn 型炭化珪素エピ層2とベース領域3a,3bとソース領域4a,4bを構成する炭化珪素を6Hとし、表面チャネルエピ層5の炭化珪素を3Cとした。即ち、半導体基板1とn 型炭化珪素エピ層2とベース領域3a,3bとソース領域4a,4bを構成する炭化珪素が立方晶であり、表面チャネルエピ層5の炭化珪素が立方晶である。換言すれば、半導体基板1とn 型炭化珪素エピ層2とベース領域3a,3bとソース領域4a,4bを構成する炭化珪素と、表面チャネルエピ層5の炭化珪素の多形が異なるものとした。

【0075】このように表面チャネルエピ層5の多形・結晶系を基板側とは異なるものを用いることにより高特性、高信頼性のあるSiC半導体装置を得ることが可能となる。

(ロ) ベース領域3a, 3bの一部の厚さを厚くしたディープベース領域30a, 30bを設けたので、ブレークダウンしやすくなる。

(ハ) ディープベース領域 3 0 a , 3 0 b の不純物濃度 は厚さの薄い部分の不純物濃度よりも高くなっているので、更にブレークダウンしやすくなる。

(ニ)ディープベース領域30a,30b(ベース領域の厚さを厚くした部分)をソース領域4a,4bの下部に形成したので、製造の際に、図16,17に示すように深いベース領域形成マスクとソース領域形成マスクを共通化したマスク31を用いることができ、製造コストアップを招くことなく図12のプレーナ型MOSFETを製造することができる。

【0076】つまり、図13のように半導体基板1の主表面1a上にn型炭化珪素エピ層2を形成し、図14のようにn型炭化珪素エピ層2の表層部の所定領域に、所定深さを有するベース領域3a,3bを形成する。そして、図15のようにn型炭化珪素エピ層2の上に、表面チャネルエピ層5を配置し、図16のようにベース領域3a,3b内の所定領域に、ベース領域3a,3bよりも深いディープベース領域30a,30bを形成し、さらに、図17のようにディープベース領域形成用マスク31を用いて、ベース領域3a,3bの表50

層部の所定領域に、ベース領域3a,3bの深さよりも 浅いソース領域4a,4bを形成する。その後、表面チャネルエピ層5の表面にゲート絶縁膜7を介してゲート 電極8を形成するとともに、ベース領域3a,3bおよびソース領域4a,4bに接触するソース電極10を形成する。

【0077】このようにして、ディープベース領域形成 用マスク31を用いてソース領域4a, 4bが形成さ れ、マスクの共通化を図ることができる。

) (第3の実施の形態) 次に、第3の実施の形態を、第2 の実施の形態との相違点を中心に説明する。

【0078】図21には、本実施形態におけるnチャネルタイプのプレーナ型MOSFET(縦型パワーMOSFET)の断面図を示す。図21において、ベース領域3a,3bの厚さを厚くした部分、即ち、ディープベース領域30c,30dを、ソース領域4a,4bとは重ならない箇所に形成している。これにより、破壊しにくくなる。

【0079】この理由について説明する。ブレークダウンはディープベース領域30c,30dで発生し、ソース電極10とドレイン電極11との間にブレークダウン電流が流れる。この際、ブレークダウン電流の流れる経路にソース領域が存在すると、ソース領域に電圧降下が生じ、p型ベース領域3a,3bとのpn接合が順バイアスされ、これによりn型炭化珪素エピ層2とベース領域3a(3b)とソース領域4a(4b)とからなるnpnトランジスタが動作してしまい大電流が生じ、素子が熱せられ、信頼性上好ましくない状態になり得る。従って、本実施形態のようにブレークダウン電流が主に流れる経路からソース領域4a,4bを外すことでこのような事態を回避することができる。

【0080】このように本実施形態は、下記の特徴を有

(イ) ベース領域3a,3bの一部の厚さを厚くした部分(ディープベース領域30c,30d)は、ソース領域4a,4bとは重ならない箇所に設けたので、破壊しにくいものとすることができる。

(第4の実施の形態)次に、第4の実施の形態を、第1 の実施の形態との相違点を中心に説明する。

40 【0081】図22には、本実施形態におけるnチャネルタイプのプレーナ型MOSFET(縦型パワーMOSFET)の断面図を示す。図22において、n 型炭化珪素エピ層2の表面に、n 型SiC層40が延設されている。つまり、ベース領域3a,3bの表面部においてソース領域4a,4bとn 型炭化珪素エピ層2とを繋ぐようにn 型SiC層40が配置されている。このn 型SiC層40は、エピタキシャル成長にて形成されたものであり、エピタキシャル膜の結晶が3Cのものを用いている。又、n 型SiC層40は、デバイスの 動作時にデバイス表面においてチャネル形成層として機

能する。このn型SiC層40を表面チャネルエピ層

という。 【0082】このように、表面チャネルエピ層40がソ

19

ース領域4a, 4bの一部領域S上に重なっている。よ り正確には、表面チャネルエピ層40はソース領域4 a、4bの全面を覆っていない。

【0083】他は、図1と同様の構成であり、同一の符 号を付すことによりその説明は省略する。次に、このパ ワープレーナ型MOSFETの製造工程を、図23~図 27を用いて説明する。

【0084】まず、図23に示すように、n型6H-S i C基板、即ち、n、型炭化珪素半導体基板1を用意 し、この基板1の主表面1aに厚さ5μmのn 型炭化 珪素エピ層2をエピタキシャル成長する。本例では、n - 型炭化珪素エピ層2は下地の基板(1)と同様の結晶 が得られ、n型6H-SiC層となる。

【0085】そして、図24に示すように、n型炭化 珪素エピ層2の上の所定領域にLTO膜20を配置し、 これをマスクとしてAl(アルミニウム)をイオン注入 して、p 型炭化珪素ベース領域3a,3bを形成す

【0086】さらに、LTO膜20を除去した後、図2 5に示すように、n 型炭化珪素エピ層2の上の所定領 域にLTO膜41を配置し、これをマスクとしてNぇを イオン注入して、 n`型ソース領域 4 a , 4 b を形成す

【0087】そして、LTO膜41を除去した後、図2 6に示すように、n 型炭化珪素エピ層2の上にn 型 の表面チャネルエピ層40をエピタキシャル成長する。 このときの成長条件は、ソースガスとしてSiH。,C ₃ H₆ , H₆ を用い、かつ、SiH₆ / C₃ H₆ 流量比 を「0.5」とする。また、成長温度を1300℃とす る。これにより、3C-SiC表面チャネルエピ層40 を得る。

【0088】引き続き、図27に示すように、不要な表 面チャネルエピ層40を除去する。すなわち、フォトレ ジスト材、SiO、膜、SiN膜などのマスク材Mを形 成し、ドライエッチング (例えばRIE法) により不要 な表面チャネルエピ層40を除去する。また、マスク材 MをSiN膜として表面チャネルエピ層40を熱酸化に 40 よって酸化膜に変換させ除去することもできる。また、 ドライエッチングにより表面チャネルエピ層40を除去 する場合、エッチングにて露出したn'型ソース領域4 a, 4 b および p 型炭化珪素ベース領域 3 a, 3 b の 表面はドライエッチングにより荒れた状態になるが、こ のような荒れた表面を熱酸化により除去することもでき る。

【0089】その後、図22に示すように、ゲート絶縁 膜(ゲート酸化膜)7を形成する。その後、ゲート絶縁 膜7の上にポリシリコンゲート電極8をLPCVDによ 50 る。このベース領域3a,3bの厚さを厚くした部分

り堆積する。引き続き、LTOよりなる絶縁膜9を形成 してゲート絶縁膜 7を覆う。そして、室温での金属スパ ッタリングによりソース電極10及びドレイン電極11 を配置する。また、成膜後に1000℃のアニールを行 う。

【0090】このようにして、パワープレーナ型MOS FETが完成する。このパワープレーナ型MOSFET のオフ時にはポリシリコンゲート電極8と表面チャネル エピ層40の仕事関数差およびp 型炭化珪素ベース領 10 域3a, 3bと表面チャネルエピ層40のpn接合によ る空乏化によりピンチオフする。

【0091】一方、ポリシリコンゲート電極8に電圧を 印加することで表面チャネルエピ層40にキャリアが蓄 積する蓄積モードでオンする。オン状態においては、電 子は、n˙型ソース領域4a,4bから表面チャネルエ ピ層40を経由し表面チャネルエピ層40からn.型炭 化珪素エピ層2に流れ、n 型炭化珪素エピ層2(ドリ フト領域)に達すると、電子は、n.型炭化珪素半導体 基板1 (n° ドレイン) へ垂直に流れる。

【0092】ここで、ソース領域4a,4bと表面チャ 20 ネルエピ層40との接触箇所Sがコンタクト面積とな り、図1の構造に比べ、表面チャネルエピ層40へのコ ンタクト面積をかせぐことができる。

【0093】このように本実施形態は、下記の特徴を有

(イ) 表面チャネルエピ層40はソース領域4a, 4b の一部領域上に重なっている構造としたので、ソース領 域4a,4bから表面チャネルエピ層40へのコンタク ト面積を広くすることができる。

(ロ) この場合の製造方法として、図23のように半導 体基板1の主表面上に、n型炭化珪素エピ層2を形成 し、図24のようにn 型炭化珪素エピ層2の表層部の 所定領域に、所定深さを有するベース領域3a,3bを 形成するとともに、図25のようにベース領域3a,3 bの表層部の所定領域に、ベース領域3a, 3bの深さ よりも浅いソース領域4a,4bを形成する。そして、 図26のようにn゚型炭化珪素エピ層2の上に、表面チ ャネルエピ層40をエピタキシャル成長し、図27のよ うにソース領域 4 a , 4 b の上の一部に表面チャネルエ ピ層40を残した状態で不要な表面チャネルエピ層40 を除去する。さらに、図22のように表面チャネルエピ 層40の表面にゲート絶縁膜7を介してゲート電極8を 形成するとともに、ベース領域3a,3bおよびソース 領域4a,4bに接触するソース電極10を形成する。 このようにすると、(イ)の半導体装置が製造される。 【0094】なお、本実施形態の応用例として、以下の

ようにしてもよい。図28に示すように、ベース領域3 a、3bにおいて、一部の厚さが厚くなっている。つま り、ディープベース領域50a、50bが形成されてい

(ディープベース領域50a, 50b) の不純物濃度 は、厚さの薄い部分の不純物濃度よりも高くなってい る。また、ディープベース領域50a,50bはソース。 領域4a,4bの下部に形成されている。

【0095】また、第1実施形態及び第2実施形態と同 様にソース領域4a、4bに凹部6a、6bを形成して ソース電極10とコンタクトさせるようにしてもよい。 このようにすると、凹部6a、6bの分だけ電極とのコ ンタクト領域が増加する。

【0096】あるいは、図29に示すように、ベース領 10 造工程を説明するための断面図。 域3a、3bにおいて、一部の厚さが厚いディープベー ス領域50c, 50dが形成され、かつ、このディープ ベース領域50c, 50dはソース領域4a, 4bとは 重ならない箇所に形成している。これにより、破壊しに くくなる。

【0097】また、半導体基板1とn²型炭化珪素エピ 層2とベース領域3a, 3bとソース領域4a, 4bを 構成する炭化珪素の結晶系・多形と、表面チャネルエピ 層40の炭化珪素の結晶系・多形が同じであってもよ

【図面の簡単な説明】

【図1】 第1の実施の形態におけるパワープレーナ型 MOSFETの断面構造模式図。

【図2】 パワープレーナ型MOSFETの製造工程を 説明するための断面図。

【図3】 同じくパワープレーナ型MOSFETの製造 工程を説明するための断面図。

【図4】 同じくパワープレーナ型MOSFETの製造 工程を説明するための断面図。

【図5】 同じくパワープレーナ型MOSFETの製造 30 型MOSFETの製造工程を説明するための断面図。 工程を説明するための断面図。

【図6】 同じくパワープレーナ型MOSFETの製造 工程を説明するための断面図。

【図7】 同じくパワープレーナ型MOSFETの製造 工程を説明するための断面図。

【図8】 同じくパワープレーナ型MOSFETの製造 工程を説明するための断面図。

【図9】 同じくパワープレーナ型MOSFETの製造 工程を説明するための断面図。

【図10】 表面チャネルエピ層の厚さと耐圧との関係 40 を示す説明図。

【図11】 第1の実施形態での別例のパワープレーナ 型MOSFETの製造工程を説明するための断面図。

【図12】 第2の実施の形態におけるパワープレーナ 型MOSFETの断面構造模式図。

【図13】 パワープレーナ型MOSFETの製造工程 を説明するための断面図。

【図14】 同じくパワープレーナ型MOSFETの製

【図15】 同じくパワープレーナ型MOSFETの製 造工程を説明するための断面図。

造工程を説明するための断面図。

【図16】 同じくパワープレーナ型MOSFETの製 造工程を説明するための断面図。

【図17】 同じくパワープレーナ型MOSFETの製 造工程を説明するための断面図。

【図18】 同じくパワープレーナ型MOSFETの製

【図19】 同じくパワープレーナ型MOSFETの製 造工程を説明するための断面図。

【図20】 同じくパワープレーナ型MOSFETの製 造工程を説明するための断面図。

【図21】 第3の実施の形態におけるパワープレーナ 型MOSFETの断面構造模式図。

【図22】 第4の実施の形態におけるパワープレーナ 型MOSFETの断面構造模式図。

【図23】 パワープレーナ型MOSFETの製造工程 20 を説明するための断面図。

【図24】 同じくパワープレーナ型MOSFETの製 造工程を説明するための断面図。

【図25】 同じくパワープレーナ型MOSFETの製 造工程を説明するための断面図。

【図26】 同じくパワープレーナ型MOSFETの製 造工程を説明するための断面図。

【図27】 同じくパワープレーナ型MOSFETの製 造工程を説明するための断面図。

【図28】 第4の実施形態での別例のパワープレーナ

【図29】 第4の実施形態での他の別例のパワープレ ーナ型MOSFETの製造工程を説明するための断面 図。


【図30】 従来技術を説明するためのトレンチ型MO SFETの断面構造模式図。

【図31】 電界と距離との関係を示す説明図。


従来技術を説明するためのプレーナ型MO 【図32】 SFETの断面構造模式図。

【符号の説明】


1 ··· n · 型炭化珪素半導体基板、2 ··· n · 型炭化珪素エ ピ層、3a,3b…p.型炭化珪素ベース領域、4a, 4 b … n '型ソース領域、5 …表面チャネルエピ層、7 …ゲート絶縁膜、8…ポリシリコンゲート電極、10… ソース電極、11…ドレイン電極、30a, 30b, 3 0 c. 3 0 d …ディープベース領域、3 1 …マスク、4 0…表面チャネルエピ層、50a, 50b, 50c, 5 0 d …ディープベース領域。




【図2】





P P




【図6】









【図7】





【図8】








[図11]


















【図12】






3бь







[図25]




【図26】




[図27]




【図28】




【図29】



[図30]





フロントページの続き

(72)発明者 原 邦彦 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内